Skip to main content

Общая информация

5400ТР105-003 – Сбоеустойчивый 8-ми разрядный контроллер с возможностью встроенного управления и конфигурирования аналого-цифровых блоков

Заметка

Дата последнего обновления документации 14.07.2025

Структурная схема 5400ТР105-003
Структурная схема 5400ТР105-003

Особенности микроконтроллера​

  • Напряжение питания 5,0 В ± 5%
  • Динамический ток потребления не более 10 мА (на частоте 8 МГц)
  • Напряжение питания портов ввода/вывода GPIO: от 2,5 В до 5,0 В;

Вычислительное ядро:

  • Система команд 8051, тактовая частота: до 8 МГц
  • Машинный цикл: 1 такт
  • Интегрированное управление аналоговыми модулями
  • Возможность выбора способа тактирования (кварцевый генератор, RC-генератор, внешний источник, ФАПЧ)
  • Контроллер прерываний

Память Режим «HARD»:

  • память программ 4 кБ (ОППЗУ);
  • память данных 4352 байт внешней (большая и малая ОЗУ) и 256 внутренней ОЗУ (ядро 8051).

Режим «SOFT»:

  • память программ 4 кБ (большая ОЗУ);
  • память данных 256 байт внешней (малая ОЗУ) и 256 внутренней ОЗУ (ядро 8051).

Периферийные модули:

  • 2 интерфейса SPI
  • 2 интерфейса UART
  • интерфейс I2C
  • интерфейс 1-Wire
  • интерфейс JTAG (программирование и отладка)
  • 24 универсальные линии ввода/вывода GPIO с индивидуальной настройкой направления
  • три 24-разрядных таймера/счетчика
  • сторожевой таймер
  • модуль перевода системы в режим пониженного энергопотребления (SLEEP)
  • 4-х канальный 12-ти разрядный 200 кВыб/с АЦП
  • 12-ти разрядный ЦАП
  • ИОН + масштабирующий ОУ с возможностью настройки усиления
  • RC-генератор с возможностью настройки частоты в диапазоне от 50 кГц до 1,0 МГц
  • блок ФАПЧ с возможностью настройки коэффициента умножения
  • супервизор питания
  • температурный датчик
  • регуляторы напряжения электропитания

Электрические характеристики​

Параметр, единица измеренияНорма параметра
Не менееТиповоеНе более
Выходное напряжение линейных регуляторов (1), В
• 5,0 В –> 3,7 В (вывод VDD_3V7)3,53,74,2
• 5,0 В –>1,8 В (вывод VDD_1V8)1,621,81,98
Ток потребления микросхемы, мА8,018
Дифференциальная нелинейность ЦАП, МЗР–0,993,0
Интегральная нелинейность ЦАП, МЗР–8,08,0
Дифференциальная нелинейность АЦП(2), МЗР–0,991,0
Интегральная нелинейность АЦП(2), МЗР–4,04,0
Нижняя граница диапазона настройки частоты RC-генератора, кГц90
Верхняя граница диапазона настройки частоты RC-генератора, кГц400
Ток утечки портов ввода/вывода (GPIO), мкА0,0120
Напряжение высокого уровня выходных цифровых сигналов, В
• при VDD_DR = 2,5 B (при ILOAD = 1,5 мА)1,952,5
• при VDD_DR = 5,0 B (при ILOAD = 6,0 мА)4,855,0
Напряжение низкого уровня выходных цифровых сигналов, В
• при VDD_DR = 2,5 B00,3
• при VDD_DR = 5,0 B00,4
Справочные данные (при T = 25°С)
Нагрузочная способность вывода DAC_OUT, мА1,0
Частота тактирования ядра, МГц8,0
Нагрузочная способность GPIO, мА
• при VDD_DR = 2,5 B1,5
• при VDD_DR = 5,0 B6,0
Ток потребления в режиме SLEEP, мкА(3)
• при частоте тактирования ~ 300 кГц110
• при частоте тактирования ~ 50 кГц80
Ток потребления микросхемы в активном режиме, мА (тактирование от внешней частоты)
• частота тактирования ~ 1 МГц3,0
• частота тактирования ~ 2 МГц4,0
• частота тактирования ~ 4 МГц6,0
• частота тактирования ~ 8 МГц8,0
Ток потребления линейных регуляторов в режиме «холостого хода», мкА (при входном напряжении 5,0 В)3,5
Длительность аналогового сигнала первоначального сброса (POR_RST), мс(4)
• для конденсатора 1,0 нФ0,15 – 0,175
• для конденсатора 10 нФ1,5 – 1,75
• для конденсатора 100 нФ15 – 17,5
Примечание
  1. Линейные регуляторы предназначены для формирования внутреннего питания, нагрузка выводов VDD_3V7, VDD_1V8 недопустима.
  2. Расчет производится для преобразования с разрядностью равной 10 бит
  3. Задействованы блоки: ИОН, регуляторы напряжения, RC-генератор на низкой частоте, цифровая часть в режиме таймера
  4. Расчетная длительность аналогового сигнала первоначального сброса относительно «резкого» (1,0 мкс) включения питания на выводе VDD5V = 5,0 В. Замедление включения питания будет соответственно затягивать сброс. После срабатывания аналогового сброса добавляется еще цифровая фильтр-задержка в течении 1000 периодов частоты, установленной в качестве системной.

Электростатическая защита​

Микросхема имеет встроенную защиту от электростатического разряда до 1000 В по модели человеческого тела. Требует мер предосторожности.

Диапазон входных/выходных сигналов​

Параметр, единица измеренияПредельно-допустимый режимПредельный режим
не менеене болеене менеене более
Аналоговое напряжение питания (VDDA_5V), B4,55,25-0,15,5
Цифровое напряжение питания (VDD_5V), B4,55,25-0,15,5
Напряжение питания интерфейсной части (VDD_DR), В2,255,25-0,15,5
Напряжение программирования ПЗУ (VPP_9V), В8,59,0-0,19,5
Напряжение внешнего опорного уровня АЦП (Vrp_ADC), В2,255,0-0,15,5
Напряжение внешнего опорного уровня ЦАП (Vrp_DAC), В 2,255,0-0,15,5
Напряжение высокого уровня входных цифровых сигналов (GPIO в режиме входа, BOR_EXT/PGM, TM, DBG, GEN1), ВVDD_DR–0,4VDD_DR+0,3(1)-0,1VDD_DR+0,5(2)
Напряжение низкого уровня входных цифровых сигналов (GPIO в режиме входа, BOR_EXT/PGM, TM, DBG, GEN1), В00,4-0,15,5
Температура эксплуатации, °С

-25(3)

-40(4)

-60(5)

+85-60+150
Примечание
  1. не более 5,25 В
  2. не более 5,5 В
  3. для группы В
  4. для группы Б
  5. для группы А

Конфигурация и функциональное описание выводов​

№ выводаТип выводаНаименование выводаНазначение вывода
1DI/DOGPIOB[5]Порт ввода-вывода микроконтроллера, разряд №5 группы B
2DI/DOGPIOB[6]Порт ввода-вывода микроконтроллера, разряд №6 группы B
3DI/DOGPIOB[7]Порт ввода-вывода микроконтроллера, разряд №7 группы B
4PWRVDD_5VВывод цифрового положительного напряжения питания
5AOVCВывод блока ФАПЧ для подключения RC-фильтра
6DIGEN1Вход подключения кварцевого резонатора/вход для подачи внешней тактовой частоты
7DOGEN2Вход подключения кварцевого резонатора
8PWRVSSDВывод цифрового отрицательного напряжения питания
9DI/DOGPIOC[0]/TCKПорт ввода-вывода микроконтроллера, разряд №0 группы C / вход TCK интерфейса JTAG в тестовом режиме (TM = 1)
10DI/DOGPIOC[1]/TMSПорт ввода-вывода микроконтроллера, разряд №1 группы C / вход TMS интерфейса JTAG в тестовом режиме (TM = 1)
11DI/DOGPIOC[2]/TDIПорт ввода-вывода микроконтроллера, разряд №2 группы C / вход TDI интерфейса JTAG в тестовом режиме (TM = 1)
12DI/DOGPIOC[3]/TDOПорт ввода-вывода микроконтроллера, разряд №3 группы C / выход TDO интерфейса JTAG в тестовом режиме (TM = 1)
13DI/DOGPIOC[4]Порт ввода-вывода микроконтроллера, разряд №4 группы C
14DI/DOGPIOC[5]Порт ввода-вывода микроконтроллера, разряд №5 группы C
15DI/DOGPIOC[6]Порт ввода-вывода микроконтроллера, разряд №6 группы C
16DI/DOGPIOC[7]Порт ввода-вывода микроконтроллера, разряд №7 группы C
17AO / PWRVDD_1V8Вывод напряжения питания ядра (выходное напряжение LDO-регулятора 5,0В–1,8В)
18PWRVDD_DRВывод положительного напряжения питания универсальных портов ввода-вывода микроконтроллера 2,5 В – 5,0 В
19DI/DO1W_IOВывод интерфейса 1-Wire (тип вывода – открытый сток)
20DI/DOGPIOA[0]Порт ввода-вывода микроконтроллера, разряд №0 группы A
21DI/DOGPIOA[1]Порт ввода-вывода микроконтроллера, разряд №1 группы A
22DI/DOGPIOA[2]Порт ввода-вывода микроконтроллера, разряд №2 группы A
23DI/DOGPIOA[3]Порт ввода-вывода микроконтроллера, разряд №3 группы A
24DI/DOGPIOA[4]Порт ввода-вывода микроконтроллера, разряд №4 группы A
25DI/DOGPIOA[5]Порт ввода-вывода микроконтроллера, разряд №5 группы A
26DI/DOGPIOA[6]Порт ввода-вывода микроконтроллера, разряд №6 группы A
27DI/DOGPIOA[7]Порт ввода-вывода микроконтроллера, разряд №7 группы A
28DIBOR_EXT/PGMВход внешнего супервизора питания / вход выбора режима программирования ПЗУ в тестовом режиме (TM = 1): лог. «1» – режим программирования; лог. «0» – стандартная работа
29DITMВход выбора режима работы микроконтроллера: лог. «1» – тестовый режим; лог. «0» – стандартная работа
30DIDBGВход выбора блока памяти для ПЗУ: лог. «1» – ROM_RAM_4KB; лог. «0» – ROM_OTP_4KB
31DIPOR_RSTВход для подключения внешнего конденсатора блока сброса
32AIVrp_DACВывод положительного опорного напряжения ЦАП
33AODAC_OUTВыход ЦАП
34AIVPP_9VВывод для программирования ПЗУ и конфигурационной памяти 9,0 В
35PWRVDDA_5VВывод аналогового положительного напряжения питания
36AO / PWRVDD_3V7Вывод питания RC-генератора (выходное напряжение LDO-регулятора 5,0 В–3,7 В)
37PWRVSSAВывод аналогового отрицательного напряжения питания
38AI/AOVrp_ADCОпорное напряжение АЦП / выход масштабирующего ОУ
39AIA0Вход 0-го канала АЦП
40AIA1Вход 1-го канала АЦП
41AIA2Вход 2-го канала АЦП
42AIA3Вход 3-го канала АЦП
43PWRVDD_techТехнологический вывод (объединить с VDD_5V, VDDA_5V)
44DI/DOGPIOB[0]/H_SПорт ввода-вывода группы B / выбор источника конфигурации в тестовом режиме
45DI/DOGPIOB[1]/RC_CLKOUTПорт ввода-вывода группы B / частота RC-генератора в тестовом режиме
46DI/DOGPIOB[2]Порт ввода-вывода микроконтроллера, разряд №2 группы B
47DI/DOGPIOB[3]Порт ввода-вывода микроконтроллера, разряд №3 группы B
48DI/DOGPIOB[4]Порт ввода-вывода микроконтроллера, разряд №4 группы B
Примечание

DI - цифровой вход; DO - цифровой выход; AI - аналоговый вход; AO - аналоговый выход; PWR - вывод напряжения питания

Эквивалентные схемы​

Цифровые входы PGM, TM, DBG, BOR_EXT
Цифровые входы PGM, TM, DBG, BOR_EXT
Цифровой выход GEN2
Цифровой выход GEN2
Аналоговые входы A0, A1, A2, A3
Аналоговые входы A0, A1, A2, A3
Выход ЦАП DAC_OUT
Выход ЦАП DAC_OUT
Вывод положительного опорного напряжения АЦП Vrp_ADC
Вывод положительного опорного напряжения АЦП Vrp_ADC
Вывод положительного опорного напряжения ЦАП Vrp_DAC
Вывод положительного опорного напряжения ЦАП Vrp_DAC
Цифровой вход/выход 1W_IO
Цифровой вход/выход 1W_IO
Вывод блока ФАПЧ для подключения RC-фильтра VC
Вывод блока ФАПЧ для подключения RC-фильтра VC
Порты ввода-вывода GPIO
Порты ввода-вывода GPIO
Вывод POR
Вывод POR

Рекомендуемая схема применения​

Конденсаторы высокочастотные керамические, либо сдвоенные. В случае сдвоенных конденсаторов, один из них обязательно должен быть высокочастотный керамический емкостью не менее 10 нФ. Шунтирующие конденсаторы должны располагаться на плате в непосредственной близости к соответствующим выводам микросхемы.

КомпонентНоминалКомпонентНоминал
R11 – 2 МОмC31 нФ
R22 – 20 кОмC410 нФ
R3100 ОмC520 нФ
R44,7 кОмС6 – C13100 – 200 нФ
C1, С216 – 64 пФZQкварцевый резонатор с частотой до 8 МГц
Рекомендуемая схема применения после программирования микросхемы в ПЗУ
Рекомендуемая схема применения после программирования микросхемы в ПЗУ

Важные замечания при работе с микросхемой​

Примечание
  • Если 1-Wire интерфейс не используется, то вывод 1W_IO(19) необходимо оставить в обрыве.
  • Если ФАПЧ не используется, то вывод VC(5) подключить к VSSA(37).
  • При использовании внешнего генератора, вывод GEN2(7) необходимо оставить в обрыве.
  • При использовании внутреннего RC-генератора вывод GEN1(6) необходимо объединить с VSSA, вывод GEN2(7) оставить в обрыве.
  • Если размах цифровых уровней генератора 5,0 В, а напряжение питания портов ввода-вывода отлично от 5,0 В (например, 3,3 В или 2,5 В), то в конфигурационной памяти необходимо выбрать источник тактирования «Кварцевый резонатор» (GEN1_QV или GEN1_QV+PLL) путем записи советующих бит в регистр ANALOG_O_PLL .
  • Если ЦАП не используется, то вывод Vrp_DAC(32) необходимо подключить к VSSA(37).
  • Если АЦП не используется, то выводы A3–A0 необходимо подключить к VSSA(37).
  • На выводы Vrp_DAC и Vrp_ADC задается внешнее опорное напряжение для блоков АЦП и ЦАП. Есть возможность формирования внутреннего опорного напряжения с помощью масштабирующего операционного усилителя (МОУ). Для этого необходимо включить МОУ и настроить коэффициент масштабирования в регистре конфигурационной памяти согласно таблице. Данное напряжение подается на вывод Vrp_ADC. Это же напряжение можно подать и на вход опорного уровня ЦАП с помощью внешнего соединения выводов Vrp_ADC и Vrp_DAC.
Важно!

При TM=«1» микросхема работает в тестовом режиме (подробнее см.Конфигурационная память (ANALOG_CFG)), H_S=«1» (источником данных конфигурационной памяти являются регистры) и в бит REF_OUT_DISABLE регистра ANALOG_O_RC_R записан лог. «0», выход 39 работает как тестовый вывод опорного напряжения.

В данном режиме нельзя! подключать вывод 39 к VSSA(37), т.к. данный опорный уровень вместе с линейными регуляторами формирует питание аналоговой и цифровой частей микросхемы.

  • В случае перехода в тестовый режим и когда источником данных конфигурационной памяти являются регистры (H_S=«1») рекомендуется всегда записывать в бит REF_OUT_DISABLE регистра ANALOG_O_RC_R лог. «1».

  • В случае перехода в тестовый режим и когда источником данных конфигурационной памяти является ПЗУ (H_S = «0») в бите REF_OUT_DISABLE регистра ANALOG_O_RC_R по умолчанию уже записана лог. «1».

Также биты V_REF в регистре ANALOG_O_REF являются технологическими и уже настроены и прошиты в ПЗУ на этапе производства. При прожиге конфигурационной памяти следует убедиться, что данные биты не содержат лог «1».