Регистры конфигурации
Таблица адресов регистров
C1KampS/C2KampS
Адрес: 0/32
Описание: KampS [15:0] – коэффициент усиления по каналу АЦП IOSA1(преобразователь 1), IOSA2 (преобразователь 2). Беззнаковое значение, всегда положительное. Амплитуда сигналов на этих входах микросхемы умножается на значение из данного регистра и делится на 1024. Значение по умолчанию соответствует амплитуде сигнала на входе равному входному диапазону АЦП (0 ÷ 2,5 В) для режима СКВТ. При изменении значений в данном регистре необходимо следить за флагами переполнения, а также за срабатыванием компараторов порогов.
Тип доступа: Чтение/Запись (R/W)
C1KampC/C2KampC
Адрес: 1/33
Описание: KampC [15:0] – коэффициент усиления по каналу АЦП IOCA1 (преобразователь 1), IOCA2 (преобразователь 2). Беззнаковое значение, всегда положительное. Амплитуда сигналов на этих входах микросхемы умножается на значение из данного регистра и делится на 1024. Значение по умолчанию соответствует амплитуде сигнала на входе равному входному диапазону АЦП (0 ÷ 2,5 В) для режима СКВТ. При изменении значений в данном регистре необходимо следить за флагами переполнения, а также срабатыванием компараторов порогов. В режиме Sensor_mode=01 максимальное значение 1024.
Тип доступа: Чтение/Запись (R/W)
C1KbiasS/C2KbiasS
Адрес: 2/34
Описание: KbiasS [15:0] – смещение нуля по каналу АЦП IOSA1 (преобразователь 1), IOSA2 (преобразователь 2). Знаковое значение в дополнительном коде. Максимум +32767, минимум -32767.
Тип доступа: Чтение/Запись (R/W)
C1KbiasC/C2KbiasC
Адрес: 3/35
Описание: KbiasC [15:0] – смещение нуля по каналу АЦП IOCA1 (преобразователь 1), IOCA2 (преобразователь 2). Знаковое значение в дополнительном коде. Максимум +32767, минимум -32767.
Тип доступа: Чтение/Запись (R/W)
C1fbias/C2fbias
Адрес: 4/36
Описание: fbias[15:0] – коррекция неортогональности обмоток СКВТ. Смещение фазы обмотки sin. Знаковое значение в дополнительном коде.
Тип доступа: Чтение/Запись (R/W)
C1ExPhShft/C2ExPhShft
Адрес: 5/37
Описание: ExPhShft[15:0] – задает сдвиг по фазе сигнала с EXO1 (преобразователь 1), EXO2 (преобразователь 2) на плате до входов IOSA1, IOCA1 (преобразователь 1), IOSA2, IOCA2 (преобразователь 2). Используется для определения квадранта положения СКВТ. Знаковое значение в дополнительном коде.
Тип доступа: Чтение/Запись (R/W)
C1ExoStngs/C2ExoStngs
Адрес: 6/38
Описание: Настройки Amp_code
Тип доступа: Чтение/Запись (R/W)
Поля регистра
| № | Биты | Имя поля | Доступ | Сброс | Описание |
|---|---|---|---|---|---|
| 1 | 11..10 | EXO_mode | R/W | 0 | EXO_mode - режим формирования опоры возбуждения датчика 00 - выключено. При EXO_inv=0 на EXO1(6) выводится 0 В, при EXO_inv=1 на EXO1(6) выводится VDDEXO1(5) 01 - вывод меандра 10 - вывод синусоидального напряжения с помощью ЦАП 11 - вывод постоянного значения C1EXInc/C2EXInc По умолчанию EXO_mode = 00 |
| 2 | 9 | PWR_X2 | R/W | 0 | Добавление усилительного каскада при формировании меандра на EXO1(6) для увеличения выходного тока: 0 - без увеличения 1 - с увеличением По умолчанию 0. |
| 3 | 8 | EXO_inv | R/W | 0 | Инверсия выхода EXO1(6) в состоянии выключено, или при выводе меандра: 0 - без инверсии 1 - c инверсией По умолчанию 0. |
| 4 | 7..0 | Amp_code | R/W | 0 | Коэффициент усиления выходного напряжения ЦАП |
C1EXInc/C2EXInc
Адрес: 7/39
Описание: EXInc[15:0] задает приращение фазы синусоидального сигнала на каждом такте ЦАП (Fclk). Значение рассчитывается по формуле (5). Значение по умолчанию соответствует частоте 12 кГц.
Тип доступа: Чтение/Запись (R/W)
C1Amp_th/C2Amp_th
Адрес: 8/40
Описание: Порог компаратора для вычисления флагов UIN в регистре C1Stat (преобразователь 1), С2Stat (преобразователь 2).
Тип доступа: Чтение/Запись (R/W)
Поля регистра
C1InputStngs/C2InputStngs
Адрес: 9/41
Описание: Настройки входных групп: источник опорного сигнала, инверсия, фильтрация, калибровка АЦП, компенсация смещения
Тип доступа: Чтение/Запись (R/W)
Поля регистра
| № | Биты | Имя поля | Доступ | Сброс | Описание |
|---|---|---|---|---|---|
| 1 | 14..13 | EXI_insentv | R/W | 0 | Глубина фильтра дребезга переключения сигнала EXI. 0 – без фильтра 1 – 2 цикла 2 – 4 цикла 3 – 8 циклов |
| 2 | 12 | EXI_inv | R/W | 0 | Инверсия входа EXI1: 0 – вход EXI поступает в схему без инверсии 1 – вход EXI инвертируется |
| 3 | 11 | Ex_recovery_en | R/W | 1 | Включение блока восстановления сигнала опорной частоты: 0 – блок восстановления сигнала опорной частоты отключен 1 – блок восстановления сигнала опорной частоты включен |
| 4 | 10..9 | Ex_source | R/W | 0 | Биты выбора источника сигнала Ex_ref для блока восстановления сигнала опорной частоты. 3 – Ex_ref преобразователя 2 дублирует Ex_recovered от преобразователя 1 (невозможно установить для преобразователя 1); 2 – Ex_ref преобразователя 2 дублирует Ex_ref от преобразователя 1 (невозможно установить для преобразователя 1); 1 – с входа EXI1 для преобразователь 1 и для преобразователя 2; Примечание – Подача с EXI2 опорного сигнала не предусмотрена. Если включен режим сельсин, то используется вход EXI1 для обоих преобразователей. Если включен один из сдвоенных режимов, используется EXI1. 0 – с генератора опорной частоты |
| 5 | 8 | OPA_en | R/W | 0 | Включение входных операционных усилителей преобразователя: 0 – входные усилители отключены. Сигналы на АЦП подаются со входов IOSA, IOCA 1 – входные усилители включены. Сигналы на АЦП подаются с усилителей |
| 6 | 7 | ADC_CAL | R/W | 0 | Калибровка АЦП: 0 – обычный режим работы 1 – режим калибровки смещения АЦП В режиме калибровки смещения ОУ и АЦП отключаются от выводов микросхемы, и на вход ОУ подается опорное напряжение 1,25 В. Коды, получаемые с АЦП, усредняются для вычисления смещения АЦП, пока бит установлен в 1. После установки бита в 0, полученное значение смещения вычитается из кодов, получаемых с АЦП. Калибровка АЦП прямо влияет на погрешность микросхемы в режимах с немодулированным сигналом датчика. В режимах с модулированным сигналом датчика калибровка не обязательна. Чем больше время калибровки, тем более точная будет калибровка. Рекомендуемое время калибровки ~350 мс или больше. |
| 7 | 6 | Autooff_adccal | R/W | 0 | Отключение режима калибровки АЦП после первого расчета корректирующих коэффициентов: 0 – режим калибровки не отключается 1 – автоотключение режима калибровки при DC_carrier = 1 после установки флага HW_NotRDY = 0 |
| 8 | 5 | DC_carrier | R/W | 0 | Входные сигналы без модуляции: 0 – входные сигналы модулированы 1 – входные сигналы без модуляции |
| 9 | 4 | DC_correction | R/W | 1 | Включение компенсации среднего уровня сигнала для АЦП: 0 – компенсация отключена 1 – компенсация включена При подаче на вход немодулированных сигналов этот бит должен быть установлен в состояние лог. «0» |
| 10 | 3..0 | DC_depth | R/W | 0 | Глубина коррекции смещения. Задается значение в диапазоне от 0 до 15. Расчет первых коэффициентов смещения производится после 4 циклов работы блока коррекции смещения Tdc_dep. Период одного цикла Tdc_dep определяется следующими зависимостями: (Tclk - период работы контура, для примера взято 6,4 мкс) 0 - 1 128Tclk ~ 819 мкс 1 - 2 256Tclk ~ 1,6 мс 2 - 4 512*Tclk ~ 3,3 мс ... Значение по умолчанию 0. |
C1Lock_th/C2Lock_th
Адрес: 10/42
Описание: Порог компаратора для вычисления флага NLock в регистре C1Stat (преобразователь 1), С2Stat (преобразователь 2). Lock_th безразмерная относительная величина. Рекомендуется подобрать значение этой величины такой, чтобы при нормальной работе преобразователя не возникало срабатывание компаратора.
Тип доступа: Чтение/Запись (R/W)
C1Zero/C2Zero
Адрес: 11/43
Описание: Zero[15:0] – коррекция вычисленной координаты. Значение Zero прибавляется к вычисленной преобразователем координате. При коррекции угол представлен 16-битным значением, вне зависимости от настроек, заданных в C1ResCntrl или C2ResCntrl.
Тип доступа: Чтение/Запись (R/W)
C1Mask/C2Mask
Адрес: 12/44
Описание: Регистр маски Mask Значение, записанное в регистр маски Mask, включает работу соответствующих бит регистра C1Stat.
Тип доступа: Чтение/Запись (R/W)
Поля регистра
C1KonturStngs/C2KonturStngs
Адрес: 13/45
Описание: Регистры режимов работы преобразователей
Тип доступа: Чтение/Запись (R/W)
Поля регистра
| № | Биты | Имя поля | Доступ | Сброс | Описание |
|---|---|---|---|---|---|
| 1 | 15 | Wait_1offset | R/W | 0 | Режим начала работы блока восстановления частоты при DC_carrier=0, или контура при DC_carrier=1: 0 – включать работу блоков до расчета первых коэффициентов 1 – удерживать блоки в сбросе пока не рассчитаются первые коэффициенты смещений |
| 2 | 14 | Vel_hist | R/W | 0 | Гистерезис значений координаты: 0 – гистерезис отключен 1 – гистерезис включен |
| 3 | 13 | Coord_hist | R/W | 0 | Гистерезис значений координаты: 0 – гистерезис отключен 1 – гистерезис включен |
| 4 | 12 | HandToEXT | R/W | 0 | Адресная шина мультиплексора подключается не к своему CPU: 0 - HAND подключается к OWN CPU 1 - HAND подключается к EXT CPU |
| 5 | 11..10 | Sensor_mode | R/W | 0 | 00 – режим СКВТ или сельсин. В модели датчика используется тригонометрическая функция (СКВТ, сельсин).01 – режим ЛРДТ с подключением по 5-ти проводной схеме. В модели датчика используется линейная функция. Модель датчика — ЛРДТ. 10 – режим ЛРДТ с подключением по схеме с последовательным соединением обмоток. В модели датчика используется линейная функция. Модель датчика — ЛРДТ. |
| 6 | 9 | En_cross0 | R/W | 0 | Режим виртуального грубого отсчета: 0 - режим выключен 1 - режим включен. В зависимости от направления вращения датчика при переходе через "0" координаты, производится инкремент или декремент виртуального счетчика. Значение счетчика может быть перезаписано из CPU1/CPU2 для согласования отсчетов для датчиков с редукцией грубого и точного каналов. |
| 7 | 8 | PoleAddi_src | R/W | 0 | Источник добавки к виртуальному счетчику полюсов: 0 - SPI 1 - CPU |
| 8 | 7..5 | InDelay | R/W | 0 | InDelay [2:0] – компенсация задержки входного тракта микросхемы и фильтров на плате. Задается в тактах частоты Fclk. Беззнаковое положительное значение. |
| 9 | 4..0 | LBW | R/W | 4 | Настройка полосы пропускания следящего контура ((см. таблицу 9)) |
C1ResCntrl/C2ResCntrl
Адрес: 14/46
Описание: Регистр настройки выходной информации преобразователя
Тип доступа: Чтение/Запись (R/W)
Поля регистра
C1Vcnt_bound/C2Vcnt_bound
Адрес: 15/47
Описание: Порог переполнения виртуального счетчика в старших разрядах [15:0]
Тип доступа: Чтение/Запись (R/W)
C1Coord/C2Coord
Адрес: 16/48
Описание: Coord – координата, вычисленная в преобразователе. Разрядность зависит от настроек в регистрах C1ResCntrl и C2ResCntrl.
Тип доступа: Только чтение (RO)
C1CoordHB/C2CoordHB
Адрес: 17/49
Описание: CoordHB[11..0] - старшие 12 разрядов координаты
Тип доступа: Только чтение (RO)
C1AdcS/C2AdcS
Адрес: 18/50
Описание: Выход каналов АЦП и опорных сигналов
Тип доступа: Только чтение (RO)
Поля регистра
C1AdcC/C2AdcC
Адрес: 19/51
Описание: Выход каналов АЦП и опорных сигналов
Тип доступа: Только чтение (RO)
Поля регистра
| № | Биты | Имя поля | Доступ | Сброс | Описание |
|---|---|---|---|---|---|
| 1 | 15..12 | crc4_adc | RO | 0 | Контрольная сумма по [AdcC[13:0], AdcS[15:0]], включается битом HAND_CRC4_en |
| 2 | 11..0 | Dadc_cos | RO | 0 | Выход АЦП канал COS |
C1OutS/C2OutS
Адрес: 20/52
Описание: Код канала АЦП SIN после коррекции смещения и амплитуды. Является входным аргументом в контур.
Тип доступа: Только чтение (RO)
Поля регистра
C1VirtualS/C2VirtualS
Адрес: 21/53
Описание: Виртуальные значения Sin участвующие в свертке
Тип доступа: Только чтение (RO)
Поля регистра
C1Err_metric/C2Err_metric
Адрес: 22/54
Описание: Метрика ошибки угла на выходе микросхемы. По модулю этой метрики срабатывает компаратор флага NLock.
Тип доступа: Только чтение (RO)
C1Amp_metric/C2Amp_metric
Адрес: 23/55
Описание: Метрика амплитуды сигнала на входе микросхемы. По этой метрике срабатывают компараторы флагов UIN_High, UIN_Low. Номинальное значение 400.
Тип доступа: Только чтение (RO)
C1Vel/C2Vel
Адрес: 24/56
Описание: Vel – скорость, вычисленная в преобразователе. Разрядность зависит от настроек в регистрах C1ResCntrl и C2ResCntrl.
Тип доступа: Только чтение (RO)
C1VelHB/C2VelHB
Адрес: 25/57
Описание: Старшие разряды скорости Vel
Тип доступа: Только чтение (RO)
C1PhiS/C2PhiS
Адрес: 26/58
Описание: Выход контура с учетом модели датчика, коэффициентов InDelay, KbiasS, Fbias
Тип доступа: Только чтение (RO)
Поля регистра
| № | Биты | Имя поля | Доступ | Сброс | Описание |
|---|---|---|---|---|---|
| 1 | 15..14 | phimodel_cos1_0 | RO | 0 | Младшие 2 бит виртуального сигнала датчика канала COS |
| 2 | 13..0 | phimodel_sin | RO | 0 | 14 бит виртуального сигнала датчика канала SIN |
C1PhiC/C2PhiC
Адрес: 27/59
Описание: Выход контура с учетом модели датчика, коэффициентов InDelay, KbiasC, Fbias
Тип доступа: Только чтение (RO)
Поля регистра
C1OutC/C2OutC
Адрес: 28/60
Описание: Код канала АЦП COS после коррекции смещения и амплитуды. Является входным аргументом в контур.
Тип доступа: Только чтение (RO)
Поля регистра
C1VirtualC/C2VirtualC
Адрес: 29/61
Описание: Виртуальные значения Cos для вычисления ошибки в контуре
Тип доступа: Только чтение (RO)
Поля регистра
C1Stat/C2Stat
Адрес: 30/62
Описание: Stat - регистр ошибок/состояния канала преобразователя.
Тип доступа: Только чтение (RO)
Поля регистра
C1Pole_addi/C2Pole_addi
Адрес: 31/63
Описание: Корректировка номера полюса [11:0]. Значение добавляется к виртуальному счетчику.
Тип доступа: Чтение/Запись (R/W)
IC_addr
Адрес: 64
Описание: Текущий адрес запросов к устройству Для того чтобы микросхема принимала и выдавала значения, необходимо установить BUS_addr = 0 или BUS_addr == IC_addr
Тип доступа: Чтение/Запись (R/W)
ADC_config
Адрес: 65
Описание: Настройки периода работы преобразователей и частоты тактирования АЦП. Период работы преобразователя вычисляется по формуле: Tclk = (16 + DELAY_cycles) × Tclk_adc, где Tclk_adc = 1/Fclk_adc, Fclk_adc = f_adc_src / (FINT_divisor+1) (f_adc_src = FINT при SEL_muxclk=0 либо f_CLK60 при SEL_muxclk=1).
Максимальная частота преобразования Fclk ≤ 150 кВыб/с (Tclk ≥ 6,7 мкс). При Fclk_adc = 2,5 МГц и DELAY_cycles = 0: Tclk = 6,4 мкс → Fclk ≈ 156 кГц. Частота тактирования АЦП Fclk_adc = f_adc_src/(FINT_divisor+1) не должна превышать 2,5 МГц. Так как FINT_divisor — 4-битное поле (максимум 15), при тактировании АЦП от FINT (SEL_muxclk=0) условие выполнимо только для FINT ≤ 40 МГц; для FINT 50–60 МГц установите SEL_muxclk=1 (тактирование АЦП от входа CLK60) и подберите FINT_divisor под частоту CLK60 (например, 3 для 10 МГц, 7 для 20 МГц).
Тип доступа: Чтение/Запись (R/W)
Поля регистра
Mask_Stat
Адрес: 66
Описание: маски для регистров C1Stat и C2Stat
Тип доступа: Чтение/Запись (R/W)
Поля регистра
Flags_delay
Адрес: 67
Описание: Flags_delay [15:0] выполняет следующие функции: задает время обновления регистров Amp_metric и флагов UIN_HIGH, UIN_LOW (с ревизии 3); устанавливает время удержания флагов. Единица времени 4/Fclk. После пропадания ошибки время удержания флагов (3×65535 – 4×65535) мкс. Желательно устанавливать время удержания флагов больше периода сигнала возбуждения датчика, чтобы избежать постоянного сброса и обратной установки флагов. В то же время, установка слишком большого значения нежелательна, т.к. время обновления флагов увеличивается.
Тип доступа: Чтение/Запись (R/W)
WR_lock
Адрес: 68
Описание: Блокировка записи настроек в микросхему. Если WR_lock == 0, запись разрешена. При WR_lock != 0, команды записи не исполняются
Тип доступа: Чтение/Запись (R/W)
CMP_lth
Адрес: 69
Описание: Максимальное допустимое различие результатов преобразования каналов 1 и 2 для выставления флага Not_Equal в регистре Stat_main.
Тип доступа: Чтение/Запись (R/W)
AFE_config
Адрес: 70
Описание: Регистр настройки аналоговых блоков
Тип доступа: Чтение/Запись (R/W)
Поля регистра
| № | Биты | Имя поля | Доступ | Сброс | Описание |
|---|---|---|---|---|---|
| 1 | 15 | OSC_DIS | R/W | 0 | Отключение подачи тактового сигнала на микросхему: 0 – частота подается 1 – частота не подается При установлении бита в состояние лог. «1» тактовая частота внутри микросхемы отсутствует, и работа микросхемы останавливается. При этом возможно осуществлять запись регистров по SPI |
| 2 | 14..12 | Mode | R/W | 0 | Выбор режима работы преобразователя. 000 – каналы преобразователя работают независимо 010 – каналы преобразователя работают параллельно и подключены к входам IOSA1, IOCA1, EXI1, EXO1 011 – каналы преобразователя работают параллельно и подключены к входам IOSA2, IOCA2, EXI2, EXO2 100 – каналы преобразователя работают параллельно в режиме Сельсин и подключены к входам IOSA1, IOCA1, IOSA2, EXI1, EXO1 |
| 3 | 11 | VC_mode | R/W | 0 | Режим работы пина VC: 0 – VC функционирует согласно описанию в разделе Управление внешним приёмопередатчиком 1 – режим выдачи разрешения выдачи SDO на приемопередатчик |
| 4 | 10 | DE_inv | R/W | 0 | Полярность разрешения выдачи SDO на приемопередатчик: 0 – выдача разрешена при DE = "1", при DE="0" прием 1 – выдача разрешена при DE = "0", при DE="1" прием |
| 5 | 9 | DE_half | R/W | 0 | Режим выдачи сигнала DE: 0 – для полнодуплексного режима, DE выдается при nSEN=0, SSTR=0 1 – для полудуплексного режима, DE=1 только при запросах в режиме 001 |
| 6 | 8 | Bus0_mode | R/W | 0 | Отвечать ли при групповом адресе шины BUS_addr = 0 и наличии адреса (IC_addr !=0): 0 – не отвечать 1 – отвечать |
| 7 | 7 | HALF_dma | R/W | 0 | Переводить приемопередатчик и вывод SDI на спаде 16 такта SCLK текущей транзакции. Этот режим необходим для DMA транзакций в полудуплексом режиме. (Трехпроводный режим) 0 – открывать транзакцию только при новой транзации SPI 1 – переводить приемопередатчик на последней транзакции |
| 8 | 6 | DE_turnZ | R/W | 0 | Перевод в неактивное состояние DE вывод VC в состояние высокого импеданса (high Z): 0 – выводить жесткий 0 (или 1 при инверсном режиме) - повышенная производительность 1 – для выключения передатчика переводить VC в состояние высокого импеданса (необходима подтяжка резистором) |
| 9 | 4 | EXO_sync | R/W | 0 | Синхронизация таймеров счетчиков в режиме Меандр: 0 - синхронизация выключена 1 - синхронизация включена Синхронизация требуется для управления комплементарными транзисторами накачки возбуждения. |
| 10 | 3 | SHRD_RAM | R/W | 0 | Включение режима передачи массива ячеек памяти данных по адресам [256:384] одного из микровычислителей для расширения памяти данных другого вычислителя: 0 – массивы ячеек памяти данных [256:384] подключены к своим микровычислителям и обращение к ним производится независимо 1 – массив ячеек памяти данных [256:384] одного из микровычислителей подключается к расширение памяти другого |
| 11 | 2 | SHRD_CPU2 | R/W | 0 | Выбор микровычислителя для применения режима расширения памяти данных на 128 ячеек. Выбор активизируется при SHRD_RAM = 1. 0 – расширение производится для CPU1 1 – расширение производится для CPU2 |
| 12 | 1 | VREF_DAC_en | R/W | 0 | Включение опорного сигнала для генератора 2.5 В синусоидального возбуждения: 0 – опорный сигнал выключен 1 – опорный сигнал включен |
| 13 | 0 | VREF_en | R/W | 0 | Включение источника опорного напряжения 2.5 В: 0 – источник опорного напряжения выключен 1 – источник опорного напряжения включен |
Mode_config
Адрес: 71
Описание: Регистр общей настройки микросхемы
Тип доступа: Чтение/Запись (R/W)
Поля регистра
| № | Биты | Имя поля | Доступ | Сброс | Описание |
|---|---|---|---|---|---|
| 1 | 15 | SPI_CRC_en | R/W | 1 | Включение бита четности CRC: 0 – бит четности при передаче по SPI игнорируется 1 – бит четности требуется для записи и чтения из SPI |
| 2 | 14 | ADC_en | R/W | 0 | Включение опроса АЦП: 0 - опрос АЦП выключен 1 - опрос АЦП работает |
| 3 | 13 | CPU2_en | R/W | 0 | Включение CPU2: 0 - СPU2 выключен, находится в состоянии сброса 1 - СPU2 включен |
| 4 | 12 | CPU1_en | R/W | 0 | Включение CPU1: 0 - CPU1 выключен, находится в состоянии сброса 1 - CPU1 включен |
| 5 | 11 | CONV2_en | R/W | 0 | Включение преобразователя 2: 0 – преобразователь 2 отключен и находится в состоянии сброса 1 – преобразователь 2 включен |
| 6 | 10 | CONV1_en | R/W | 0 | Включение преобразователя 1: 0 – преобразователь 1 отключен и находится в состоянии сброса 1 – преобразователь 1 включен |
| 7 | 9 | EXO1_en | R/W | 0 | Включение тактирования формирователя частоты на EXO1: 0 – формирователь EXO1 не тактируется 1 – формирователь EXO1 тактируется |
| 8 | 8 | EXO2_en | R/W | 0 | Включение тактирования формирователя частоты на EXO2: 0 – формирователь EXO2 не тактируется 1 – формирователь EXO2 тактируется |
| 9 | 7..6 | Sample_src | R/W | 3 | Выбор строба для выборки данных в SPI. 11 – Выборка производится сигналами SPI в момент чтения регистров 10 – при входе Sample равном лог. «0» данные защелкиваются в регистры 01 – при входе Sample равном лог. «1» данные защелкиваются в регистры 00 – регистры координаты, скорости и состояния сохраняют свое предыдущее состояние |
| 10 | 4..2 | DB_mode | R/W | 0 | Управление источником цифрового сигнала DB. 000 - выход DB подключен к CLKMUX_OUT 001 - выход DB подключен к DB_SIG_PLLBASE 010 - выход DB подключен к DB_SIG_CLKREF 011 - выход DB подключен к CLK 100 - выход DB подключен к STP CPU1 101 - выход DB подключен к STP CPU2 110 - выдача на DB лог. «0» 111 - выдача на DB лог. «1» |
| 11 | 1 | CPU_CRC4_en | R/W | 0 | Включение выдачи CRC4 при чтении ячеек CPU: 0 – Четные адреса: [d1[1:0], d0[13:0]], нечетные адреса [ 2'b00, d1[13:0] ] 1 – Четные адреса: [d1[1:0], d0[13:0]], нечетные адреса [ crc4[3:0], d1[13:2] ] |
| 12 | 0 | HAND_CRC4_en | R/W | 0 | Включение выдачи CRC4 при чтении выходных тактируемых ячеек HAND1 и HAND2: 0 – Четные адреса: d0[15:0], нечетные адреса [ 4'b00000, d1[13:0] ] 1 – Четные адреса: d0[15:0], нечетные адреса [ crc4[3:0], d1[13:0] ] |
NOCLK_stat
Адрес: 72
Описание: Биты состояния микросхемы
Тип доступа: Только чтение (RO)
Поля регистра
| № | Биты | Имя поля | Доступ | Сброс | Описание |
|---|---|---|---|---|---|
| 1 | 10 | SAMPLE_pin | RO | 1 | Логический уровень на входе Sample |
| 2 | 9 | VC_pin | RO | 1 | Логический уровень на входе VC |
| 3 | 8 | CLKDLY_rdy | RO | 1 | Clock delay ready |
| 4 | 7 | CLKCOMP_rdy | RO | 1 | Clock comp ready |
| 5 | 6 | CLK_rdy | RO | 1 | CLK ready |
| 6 | 5 | STNDBY | RO | 0 | Pad STNDBY |
| 7 | 4 | POR_NRST | RO | 1 | (POR & NRESET pin) after delay |
| 8 | 3 | NRST_pll | RO | 1 | Сигнал сброса логики уровня PLL |
| 9 | 2 | NRST_clkcomp | RO | 1 | Сигнал сброса логики уровня блока сравнения частот |
| 10 | 1 | NRST_synchclk | RO | 1 | Сигнал сброса логики уровня синхронизатора сброса |
| 11 | 0 | NRST_rdyinit | RO | 1 | Сигнал сброса логики уровня готовности блока инициализации |
SPI_req
Адрес: 73
Описание: Предыдущая транзакция SPI
Тип доступа: Только чтение (RO)
alive_cnt
Адрес: 74
Описание: alive_cnt [15:0] – счетчик считает во время работы микросхемы. Единица времени 32768/Fclk
Тип доступа: Только чтение (RO)
Stat_main
Адрес: 75
Описание: Регистр состояния микросхемы.
Тип доступа: Только чтение (RO)
Поля регистра
Dcpu1LB
Адрес: 76
Описание: Выходная шина с регистров CPU1, младшее слово.
Тип доступа: Только чтение (RO)
Dcpu1HB
Адрес: 77
Описание: Выходная шина с регистров CPU1, старшее слово.
Тип доступа: Только чтение (RO)
Dcpu2LB
Адрес: 78
Описание: Выходная шина с регистров CPU2, младшее слово.
Тип доступа: Только чтение (RO)
Dcpu2HB
Адрес: 79
Описание: Выходная шина с регистров CPU2, старшее слово.
Тип доступа: Только чтение (RO)
PLL_config
Адрес: 80
Описание: Регистр настройки режимов тактирования микросхемы
Тип доступа: Чтение/Запись (R/W)
Поля регистра
| № | Биты | Имя поля | Доступ | Сброс | Описание |
|---|---|---|---|---|---|
| 1 | 15..14 | PLL_basecmp | R/W | 0 | Параметр критерия готовности умножителя частоты PLL. Если задано ненулевое значение, то производится подсчет импульсов выходной частоты и сравнение с опорной на 7 битном счетчике: если значения расходятся, то происходит удержание сигнала RESET 00 – признак не влияет на удержание сброса 01 – приведенная к базовой частота PLL отличается не более чем на [-1..1] импульсов 10 – приведенная к базовой частота PLL отличается не более чем на [-2..2] импульсов 11 – приведенная к базовой частота PLL отличается не более чем на [-4..4] импульсов |
| 2 | 13..12 | CLK_delay | R/W | 0 | Количество импульсов синхрочастоты, при которых удерживается сигнал RESET цифровой части: 0 – сброс не удерживается (запуск сразу после готовности тактовой) 1 – 2048 импульса 2 – 4096 импульса 3 – 8192 импульсов |
| 3 | 11..8 | PLL_Q | R/W | 0 | Коэффициент деления для получения внутренней тактовой частоты. FINT = fOSC × PLL_N/(PLL_Q+1) PLL_Q = 0….15, fOSC – частота на входе TECH2 Примечание: значение fOSC/(PLL_Q+1) должно быть в диапазоне от 2 до 16 МГц |
| 4 | 7 | PLL_BOOST | R/W | 1 | Выдача начального напряжения на PLL для ускорения достижения заданной частоты 0 – без начального напряжения 1 – вместе с начальным напряжением |
| 5 | 6..0 | PLL_N | R/W | 0 | Коэффициент умножения для получения внутренней тактовой частоты. FINT = fOSC × PLL_N/(PLL_Q+1) PLL_N = 2 до 74, fOSC – частота на входе TECH2. Результат умножения (fOSC × PLL_N) не должен превышать 60 МГц. Если PLL_N = 0, блок ФАПЧ отключается и переходит в низко потребляющий режим. Тактирование производится от внешнего тактового генератора |
INIT_conf
Адрес: 81
Описание: Регистр управления режимом начальной конфигурации микросхемы
Тип доступа: Чтение/Запись (R/W)
Поля регистра
| BOTP_clkdel | Делитель N | Fclk_rom при FINT = 10 МГц |
|---|---|---|
| 0 | 4 | 2,50 МГц |
| 1 | 6 | 1,67 МГц |
| 2 | 8 | 1,25 МГц |
| 3 | 12 | 833 кГц |
| 4 | 16 | 625 кГц |
| 5 | 20 | 500 кГц |
| 6 | 24 | 417 кГц |
| 7 | 32 | 313 кГц |
| 8 | 40 | 250 кГц |
| 9 | 48 | 208 кГц |
| 10 | 56 | 179 кГц |
| 11 | 64 | 156 кГц |
| 12 | 80 | 125 кГц |
| 13 | 96 | 104 кГц |
| 14 | 128 | 78 кГц |
| 15 | 160 | 63 кГц |
UOTP_ctrl
Адрес: 82
Описание: Регистр управления записи и чтения пользовательской памяти прямого доступа (UOTP) , отвечает за регистры PLL_CONFIG, INIT_conf
Тип доступа: Чтение/Запись (R/W)
Поля регистра
BUS_addr
Адрес: 83
Описание: Текущий адрес запросов к устройству Если задан IC_addr, чтобы микросхема принимала и выдавала значения необходимо установить BUS_addr = 0 или BUS_addr == IC_addr
Тип доступа: Чтение/Запись (R/W)
BOTP_addr
Адрес: 84
Описание: Регистр адреса блока OTP памяти 512x16 бит (BOTP)
Тип доступа: Чтение/Запись (R/W)
BOTP_data
Адрес: 85
Описание: Регистр данных блока OTP памяти 512x16 бит (BOTP)
Тип доступа: Чтение/Запись (R/W)
BOTP_ctrl
Адрес: 86
Описание: Регистр управления записи и чтения блока OTP памяти 512x16 бит (BOTP)
Тип доступа: Чтение/Запись (R/W)
Поля регистра
BOTP_out
Адрес: 87
Описание: Выход блока OTP памяти 512x16 бит (BOTP)
Тип доступа: Только чтение (RO)
P1BG_ctrl/P2BG_ctrl
Адрес: 92/94
Описание: Регистр управления отладкой CPU
Тип доступа: Чтение/Запись (R/W)
Поля регистра
P1BG_data/P2BG_data
Адрес: 93/95
Описание: Данные управления отладкой CPU
Тип доступа: Чтение/Запись (R/W)
Поля регистра
| № | Биты | Имя поля | Доступ | Сброс | Описание |
|---|---|---|---|---|---|
| 1 | 13..10 | sel_reg | R/W | 0 | Выбор регистра из CPU для чтения |
| 2 | 9 | stop2_ena | R/W | 0 | Включение режима отслеживания точки останова 2 |
| 3 | 8..0 | stop2_pc | R/W | 0 | Адрес точки останова 2 |